第二天一早，三个人又聚在了验证室。
短路率72%，击穿率50%，信号延迟几乎全覆盖。
这些数字像一块石头，压在三个人心里。
这是技术灾难。
但他心里又有一团火，那5块芯片，虽然延迟超标，但至少把短路和击穿都避开了。
“8%的良率，72%的短路，50%的击穿。”
诸葛彪把这三个数字写在黑板上，笔迹很重，粉笔在黑板上划出刺耳的声音。
“还有信号延迟，所有能用的芯片都有这个问题，只是程度不同。”
他放下粉笔，转过身看着吕辰和钱兰。
“按说，这是技术灾难。咱们三个，可以收拾收拾，准备写检讨了。”
钱兰苦笑了一下。
吕辰没说话，盯着黑板上的那几个数字。
房间里安静了几秒。
然后吕辰开口了：“但是，有5块芯片，把短路和击穿都避开了。”
他站起来，走到黑板前，在那三个数字旁边画了一个圈。
“5块。这说明什么？”
诸葛彪看着他：“说明设计的底层逻辑是对的。”
“对。”吕辰点点头，“底层逻辑是对的。只是工艺窗口太窄，或者版图上有什么‘敏感点’，导致大多数芯片不合格。”
钱兰眼睛亮了：“所以，还有救？”
“还有救。”吕辰说，“但得先找到问题在哪。”
他拿起粉笔，在黑板上写下三个词：
物理层——短路
材料层——击穿
时序层——延迟
“咱们把问题按这个分层拆解。”他用粉笔点着那三个词，“一层一层查，一层一层找原因。”
诸葛彪看着黑板，若有所思：“物理层是硬伤，电流走错了路。材料层是内伤，材料本身被破坏了。时序层是暗疾，电路跑慢了。”
“对。”吕辰说，“先查物理层，再查材料层，最后查时序层。一步一步来。”
钱兰翻开笔记本：“那先从短路开始？”
吕辰点点头：“先从短路开始。”
短路，是物理层的硬伤。
意味着芯片内部的金属连线，该断的地方没断，不该连的地方连上了。
电流走错了路。
三人来到验证室，把那41块短路的芯片拿出来，摆在实验台上。
一排排黑色的小方块，像41座沉默的墓碑。
吕辰拿起一块，插进测试板，用万用表测电源和地之间的电阻。
零。
他把芯片取下来，换一块，还是零。
再换，零。
一连测了10块，全是零。
但这次，他不只是测电阻，他还把万用表的两个表笔，分别扎在芯片不同区域的电源和地引脚上。
左手边的电源和左手边的地，测一下。
右手边的电源和右手边的地，测一下。
上边的，下边的，中间的……
一块芯片，测了十几个点。
诸葛彪和钱兰在旁边看着，谁也没说话。
测完第10块，吕辰抬起头。
“不是全片短路。”他说，“短路只集中在几个区域。”
他在一张纸上画了一个芯片的简图，然后在左下角画了一个圈。
“这里，寄存器堆的位置。几乎所有短路的芯片，这个区域都是短路的。”
钱兰凑过去看：“寄存器堆……那是版图密度最高的地方。”
吕辰心里一动：“密度太高，工艺波动导致金属桥接？”
“有可能。”诸葛彪说，“五微米工艺，线条宽度五微米，间距也是五微米。如果版图上某一片区域密密麻麻全是线，光刻的时候，稍微有点偏差，两条线就可能挨在一起。”
他拿起一块废品，放到显微镜下，沿着电源总线，一点一点看过去。
看得很慢，很仔细。
看了十几分钟，他直起腰，摇了摇头。
“没看到明显的毛刺或凸起。”他说，“不是那种不该连的线被连上了。”
钱兰皱起眉头：“那是什么问题？”
吕辰想了想：“形态都一样？”
诸葛彪愣了一下：“什么意思？”
“我是说，这四十一块短路的芯片，短路的形态是不是都一样？”吕辰说，“如果每一块短路的位置都一样，那就是设计问题。如果位置随机分布，那就是工艺问题。”
诸葛彪眼睛亮了。
他拿起几块废品，用探针台一个一个测，把短路的位置标出来。
一个小时后，结果出来了。
41块芯片，短路的区域几乎完全一致——都在寄存器堆的同一个位置，那两条电源线和地线之间。
“设计规则问题。”诸葛彪放下探针，长叹一口气，“那两条线的间距，理论上是够的。但实际工艺有偏差，只要稍微过刻蚀一点点，就连上了。”
钱兰在旁边画了一个示意图：“就是说，咱们画版图的时候，把这两条线放得太近了？在图纸上看着没问题，但真正做出来，就有风险。”
“对。”诸葛彪说，“这叫‘工艺窗口太窄’。理想状态下，5微米间距是安全的。但实际生产中，光刻机有误差，刻蚀有误差，温度有波动，只要有百分之几的偏差，就短路了。”
小主，这个章节后面还有哦，请点击下一页继续阅读，后面更精彩！